### (19) 日本国特許庁 (JP)

①特許出願公開

## ⑩ 公開特許公報(A)

昭56—131960

①Int. Cl.³H 01 L 29/7829/06

識別記号

庁内整理番号 6603-5F 7514-5F 7638-5F ❸公開 昭和56年(1981)10月15日

発明の数 2 審査請求 未請求

(全 3 頁)

## **9半導体装置およびその製造方法**

②特 願 昭55-35297

29/60

願 昭55(1980) 3月19日

⑫発 明 者 安野耕介

29出

門真市大字門真1006番地松下電器産業株式会社内

仰発 明 者 梶原孝生

門真市大字門真1006番地松下電

器産業株式会社内

仰発 明 者 中島龍典

門真市大字門真1006番地松下電 器産業株式会社内

⑫発 明 者 長野数利

門真市大字門真1006番地松下電

器産業株式会社内

⑫発 明 者 大仲清司

門真市大字門真1006番地松下電

器産業株式会社内

⑪出 願 人 松下電器産業株式会社

門真市大字門真1006番地

9代 理 人 弁理士 中尾敏男 外1名

明細 自

1、発明の名称

半導体装置およびその製造方法

#### 2、特許請求の範囲

(1) 一導電形の半導体基板の主面に側面ならびに 底面の形成された凹部を有し、前記凹部の側面から 透択的に前記基板内に形成され、前記基板と逆 導電形で前記凹部の底面から頂上に至る第1の領域と、この第1の領域内に形成され、前記基板と 同一導電形で前記凹部の底面から頂上面に至る第 2の領域とを備え、前記凹部の頂上面および底面 にケート絶縁膜を介してゲート電極が設置されて なることを特徴とする半導体装置。

(2) 第1の領域が絶縁ゲート電界効果トランジスタのチャンオル領域、第2の領域が同トランジスタのソース又はドレイン領域であることを特徴とする特許市の範囲第1項に記載の半導体装置。 (3) 一導電形の半導体基板の主面に凹部を形成する工程と、前記凹部の側面から選択的に二重拡散によって基板と逆導電形および同一導電形の第1. 第2の領域を形成する工程と、前配凹部の頂」面 および底面にゲート絶縁膜を介してゲート電極を 形成する工程とを備えたことを特徴とする半導体 装置の製造方法。

#### 3、発明の詳細な説明

本発明は半導体装置、特化 V 字形の講を有する 従来の MOSトランジスタの耐圧をはじめとする電 気特性と機械的強度の改善を目的とするものである。

二重拡散形のMOSトランジスタは高速、高gm 化が容易なため最近注目されている案子である。この素子を電力用やLSI、ICに応用する場合コストの低波および累子実装密度を向上させるため高密度化が努力されている。高密度化の提案として最近実用化されたものにV-MOS がある。

V-MOS の主要部断面構造を第1図に示めす。 この V-MOS は N チャンネル形であり P チャンネ ル形は導電形が逆になる。ドレイン領域となる N<sup>+</sup> 形基板 1 の主面に N<sup>\*</sup>形のエピタキシャル層 2 があ り、その主面からチャンネルとなる P 形拡散層 3,

特開昭56-131960(2)

ソース領域となるN\* 形拡散層 4 が二重拡散によって形成されている。V-MOS と呼ばれる理由はP 形拡散層 3 なよび N\* 形拡散層 4 を横切ってV 字形の溝が形成されているからである。この V 器は通常基板の結晶方位(100)とする事と異う性エッチング液によって形成され V 褥の側面にゲート 絶縁 膜 6 を介してゲート 電極 6 があり M O S トランジスタに比較して V 帯の両側に V-MOS トランジスタに比較して V 帯の両側に チャンネルが形成されるため高密度化に好都合を 構造である。

しかしV-MOS には耐圧(BV<sub>SDX</sub>)を高くできない欠点がある。BV<sub>SDX</sub> とはソース・ドレイン間の耐圧で動作電圧に制約を与えることから大きい方が良いとされている。これはN<sup>-</sup> 形ェビタキシャル層 2 に対してP形拡散層 3 とが鋭角で接する領域と V 縛の底面に電界集中が生じるためである。さらにこの V 溝は半導体基板の機械的強度を低下させる欠点ももっている。これは V 溝の底

ェッチング保護腹でによって選択的にN- 形エピ タキシャル層2をエッチングし凹部を形成する( 第3図A)。 この工程ではN^ 形基板1の結晶方 位を(100)面とする事と、エッチング液を KOH, ヒドラジン等異方性エッチング液を用いることに よって、エッチングの精度を向上させるとともに 凹部の側面が(111)面となり適度の傾きが得ら れるため後のフォトエッチ工程での支障を少なく する事ができる。とれは V-MOS における V 隣の 形成に似ているが、底面にフラットな領域を残す ところが異なる。またN゚ エピタキシャル層2の 厚みおよび抵抗率は累子の耐圧を決定する重要な 因子であり、たとえば厚み10μm, 抵抗率 5 Q·cmを選らべば耐圧は 150~ 200 Vにする事が できる。とれは従来のV-MOS 構造では60~90 V程度としかできないものに比較して大きな改善 である。凹部の探さとしては2~3μπが選らば れるへ

SiO<sub>2</sub>膜等の拡散保護膜 8 を被着し、凹部の側 面のみ選択的に除去して、P 形不純物、N 形不純 部に応力の集中がおとりやすくクラックが入りやすいためである。また V-MOS では V 隣の側面すなわち (111) 面へMOSトランジスタが形成されるため移動度、表面電荷の面からもあまり好ましくなかった。

本発明はかかる問題の検討に鑑み、底面を有する凹部とこれを有効に活用して特有のチャンネル、ゲート構造を有する絶縁ゲート型半導体装置を提供するものである。

本発明の一実施例にかかるMOSトランジスタを第2図に示す。これはN-形エピタキシャル層2の主面にもうけられた凹部の側面から二重拡散によってその頂上面および底面にMOSトランジスタを形成するものである。3',4'はP形, n形拡散層、9,9'はゲート絶縁膜、10はゲート電極である。

以下第3図に従って第2図のMOSトランジスタの製造方法および構造を脱明する。

ドレイン領域となるN\* 形基板 1 代N をのエピタキシャル層 2 を形成し、SiO2 膜等からなる

物を二重拡散してチャンネル領域となるP形拡散層 3'、ソースとなるN\* 形拡散層 4'を形成する(第3図B)。すなわち、層3、4は凹部の底面の の頂上面にわたって形成されている。凹部の側面の み拡散保護膜 Bを除去するフォトエッチ工程は オガ形のフォトレジストを用いる事によって達成 できる。チャンネル領域となるP形拡散層 3'むよ びソースとなるN\* 形拡散層 4'は制御性の観点か らイオン注入法が望ましい。その条件としてはポ ロン(B)を3×10<sup>13</sup>(atms/cm) 砒素(As)を

 $1 \times 10^{16} (a tms/cd)$ 注入し、1100 で 20 時間 のドライプインをすれば、P 形拡散層 3'が深さ約  $3 \mu m$ ,  $N^+$  形拡散層 4'が深さ約  $1.5 \mu m$  とする 事ができる。

 7

する。

なお、本発明の構造において、基板1がソース。 暦4をドレインとしてもよい。

本発明の半導体装置は凹部の側面からの二重拡 散によってMOSトランジスタを構成するため、 一つの凹部で4つのチャンネルを形成する事がで き、一つの凹部で2つのチャンネルを形成する V-MOS に比較して高密度化が容易である。また V-MOS に存在していた電界集中を発生しやすい 領域がなくなるため高耐圧化が容易でほぼN-兆 エピタキシャル基板の耐圧とする事ができる。さ らに凹部が∨字形とならないため応力集中もなく 機械的な強度も低下しない。その上、MOSトラ ンジスタは(100)面へ形成されるために、移動 度、表面電荷の影響も従来(111)面に形成され るV-MOS 化比較して少なくできる利点をももっ ている。このようにして、本発明は高性能の微少 な絶縁ゲート型半導体装置の実現に大きく寄与す るものである。


、図面の簡単な説明

第1図は従来のV-MOSの構造断面図、第2図 は本発明の一実施例にかかるV-MOSの構造断面 図、第3図(A)~(C)は本発明の一実施例のV-MOS の製造工程説明図である。


1 ······N<sup>+</sup>形 悲板、2 ······N<sup>-</sup>形 エピタキシャル層、3'······P 形 拡 散層、4'·····N<sup>+</sup>形 拡 散層、9,9'······ゲート 絶縁 膜、1 O ·····ゲート 電極。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


第 1 図





第 2 図



第 3 図









1/1

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

56-131960

(43)Date of publication of

15.10.1981

application:

(51)Int.CI.

H01L 29/78

H01L 29/06

H01L 29/60

(21)Application

(22)Date of filing:

55-035297

(71)

MATSUSHITA ELECTRIC IND

number:

19.03.1980

Applicant: (72)Inventor:

YASUNO KOSUKE

KAJIWARA KOSEI

NAKAJIMA TATSUNORI NAGANO KAZUTOSHI

**ONAKA SEIJI** 


**CO LTD** 

(54) SEMICONDUCTOR DEVICE AND ITS PREPARATION

## (57) Abstract:

PURPOSE: To obtain FET of high withstanding voltage, high mechanical strength and high density by providing a concave having a side face and a bottom face on the main face of Si substrate, performing double diffusions from the side face.

CONSTITUTION: When N- epitaxial layer on the surface of N+ type substrate (100) is anisotropically etched with SiO2 as a mask, a groove with flat bottom is formed wherein mechanical strength thereof increases more than V groove. Moreover, by covering with SiO2 8, removing side faces only selectively, performing double diffusion, P layer 3, N+ source 4' which become channel are formed by ion implantation and heat-treated. Next, removing the film 8, covering with gate oxide films 9 and 9', a gate electrode 10 is provided. In this consitution, four channels per concave are obtained and high density effect is obtained easily. Further, as there are no regions for electric field to easily concentrate, high withstanding voltage is available, thereby becoming withstanding voltage approximately of N- epitaxial



layer. By so doing, a fine insulating gate type device of high performance can be obtained.

## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office